A memória magnética Spin-Orbit Torque (SOT-MRAM) é a única tecnologia de memória não volátil suficientemente rápida para ser usada o mais próximo possível da unidade de computação, em substituição a memórias do tipo SRAM, de modo a aumentar o desempenho dos circuitos eletrônicos enquanto reduz fortemente seu consumo energético.
Contudo, no caso da SOT-MRAM, onde a magnetização é dita perpendicular, foi demonstrado que a probabilidade de escrita pode colapsar ou mesmo oscilar com correntes elevadas.
Uma equipe do SPINTEC, em colaboração com a empresa Antaios, derivada do laboratório, quantificou esse fenômeno prejudicial em SOT-MRAMs baseadas em camadas de β W/CoFeB/MgO. Medindo a taxa de erro de escrita WER (Write Error Rate), provou-se que esse fenômeno não era aleatório, mas, pelo contrário, determinístico.
Os pesquisadores realizaram simulações numéricas denominadas macrospin (magnetização uniforme), baseadas em parâmetros experimentais, que reproduzem os mapas de WER e permitem explicar o mecanismo. Ao injetar um pulso de corrente de alta amplitude, a magnetização da SOT-MRAM inclina-se no plano, a 90° em relação à sua direção inicial ao longo do eixo -z (correspondente ao bit 0).
No entanto, essa posição dinâmica é instável, e ao final do pulso, durante o relaxamento, as flutuações térmicas podem fazer a magnetização retornar à direção inicial -z, fazendo com que a escrita falhe, deixando o bit em 0, em vez de orientá-lo na direção +z para escrever o bit como 1.
A solução simples, sem necessidade de recorrer a materiais e efeitos físicos exóticos, é modificar a forma do pulso de corrente. Ao prolongar a duração de sua decaída, a corrente continua a atuar sobre a magnetização durante o relaxamento, permitindo que ela se afaste de sua posição de equilíbrio instável de maneira controlada. Assim, para pulsos com duração de 10ns, basta passar de 2ns para 4ns de decaída para evitar o efeito de back-switching.
Essa solução foi demonstrada em uma célula de memória SOT-MRAM individual, para a qual nenhum erro de escrita foi detectado após centenas de milhares de testes de escrita acumulados (WER < 2.10
−6).
(a) Aumento da janela de escrita de um ponto de memória simplificado (WER mínimo), em função da duração da decaída do pulso elétrico.
(b) Validação dessa solução em uma célula de memória completa e funcional.
Além desses resultados, essas simulações abrem caminho para ferramentas de design de circuitos de memória que integrem o back switching. Os próximos objetivos a serem alcançados para o desenvolvimento industrial dessa tecnologia são obter uma escrita por meio apenas de uma corrente, bem como a redução dessa corrente.
Fonte: CEA IRIG