La memoria magnética Spin-Orbit Torque (SOT-MRAM) es la única tecnología de memoria no volátil lo suficientemente rápida para utilizarse lo más cerca posible de la unidad de cálculo, reemplazando memorias del tipo SRAM, con el fin de aumentar el rendimiento de los circuitos electrónicos y al mismo tiempo reducir drásticamente su consumo energético.
Sin embargo, en el caso de SOT-MRAM, donde la magnetización se dice perpendicular, se ha demostrado que la probabilidad de escritura puede colapsar e incluso oscilar con corrientes elevadas.
Un equipo de SPINTEC, en colaboración con la empresa Antaios, surgida del laboratorio, ha cuantificado este fenómeno perjudicial en SOT-MRAM basadas en capas de β W/CoFeB/MgO. Midiendo la tasa de error de escritura WER (Write Error Rate), ha demostrado que este fenómeno no es aleatorio, sino determinista.
Los investigadores han realizado simulaciones numéricas llamadas macrospin (magnetización uniforme), basadas en parámetros experimentales, que reproducen los mapas de WER y permiten explicar el mecanismo. Al inyectar un impulso de corriente de alta amplitud, la magnetización de la SOT-MRAM se inclina en el plano, a 90° respecto a su dirección inicial a lo largo del eje -z (correspondiente al bit 0).
Ahora bien, esta posición dinámica es inestable, y al final del impulso, durante la relajación, las fluctuaciones térmicas pueden hacer que la magnetización vuelva a la dirección inicial -z, haciendo que la escritura falle y dejando el bit en 0, en lugar de orientarlo en la dirección +z para escribir el bit 1.
La solución simple, sin necesidad de recurrir a materiales y efectos físicos exóticos, es modificar la forma del impulso de corriente. Al prolongar la duración de su decaimiento, la corriente continúa actuando sobre la magnetización durante la relajación, permitiéndole alejarse de su posición de equilibrio inestable de forma controlada. Así, para impulsos de una duración de 10ns, basta con pasar de 2ns a 4ns de caída para evitar el efecto de back-switching.
Esta solución se ha demostrado en una célula de memoria SOT-MRAM individual, para la cual no se detectó ningún error de escritura después de cientos de miles de pruebas de escritura acumuladas (WER < 2.10
−6).
(a) Aumento de la ventana de escritura de un punto de memoria simplificado (WER mínimo), en función de la duración del decaimiento del impulso eléctrico.
(b) Validación de esta solución en una célula de memoria completa y funcional.
Más allá de estos resultados, estas simulaciones abren el camino a herramientas de diseño de circuitos de memoria que integren el back switching. Los próximos objetivos a alcanzar para el desarrollo industrial de esta tecnología son lograr una escritura mediante solo una corriente, así como la reducción de esta corriente.
Fuente: CEA IRIG